就下载 —— 安全下载、无毒手机软件、绿色软件官方下载网站最近更新|下载排行|热门标签|收藏本站

《可编程逻辑设计》(Xilinx ISE)V8.2i

发布用户:ed2k
软件大小:1.87 GB
下载次数:次下载
应用标签:编程开发
中文名: 可编程逻辑设计
英文名: Xilinx ISE
版本: V8.2i
发行时间: 2006年06月
制作发行: Xilinx
地区: 美国
简介:

申明:未通过安全和安装测试,使用后果自负与本论坛无关
软件版权归原作者及原软件公司所有,如果你喜欢,请购买正版软件
注:转自TLF论坛

语言:多语
网址:http://www.xilinx.com/products/design_resources/design_tool/index.htm
类别:可编程逻辑设计
适用平台: Windows/Linux
文件大小: 1DVD 1.86G
产品简介:
业界最完整的可编程逻辑设计解决方案,用于性能优化、功率管理、成本降低与生产率提高。 ISE Foundation为所有Xilinx领先的FPGA与CPLD提供支持,包括全部的Virtex-4多平台FPGA
产品介绍:

Xilinx ISE 8.2i (强大电子开发):
Xilinx ISE 8.2 终于于2006.6月释放。业界最完整的可编程逻辑设计解决方案,用于实现最优性能、功率管理、降低成本和提高生产率。
Xilinx ISE 8.2i除了具有目前市场上最快的速度,Xilinx ISE v8.2i和新的Virtex-4 FPGA系列还具有多达200,000个的逻辑单元和高达500 MHz的频率性能,使设计者能够实现完全崭新的设计前景!Xilinx ISE 8.2领略世界上最容易使用的、首屈一指的PLD设计环境,由顶级FPGA工具供应商提供的高级逻辑解决方案Xilinx ISE 8.2

Xilinx ISE 8.2 关键特性
◎ 支持Virtex-4系列器件 业界第一个多平台FPGA
◎ 与最接近的竞争产品相比,Xilinx Fmax技术的平均性能快出10%-37%,最高性能快出70%。
◎ 可以节省一个或多个速度等级的成本,并可在逻辑设计中实现最低的总成本。
◎ 可支持多处理器工作站,通过在设计流程中采用超线程技术,使您能够节省项目时间并充分使用工作站设备。
◎ 无可比拟的易用性和获得广泛支持的平台
◎ 2004与2005年的独立调查显示:ISE是FPGA设计者的首选。

推出其深受欢迎的集成软件环境 (ISE) 设计工具套件8.2i 版,新版本增加了新的 ISE Fmax 技术,具有增强的物理综合能力,可提高 Virtex-4 和 Spartan-3 架构的性能和时序收敛特性。通过使用 ISE 8.2i 软件,设计者可将性能提升至比以前ISE 版本平均高出10% 到 37%,与相比,并将使用 Virtex-4 FPGA的性能提升至最高可超出竞争解决方案的70%。ISE 8.2i 还对其业界唯一的局部重配置技术进行了增强,可实现更低的成本、更小的尺寸和更低的功耗。
  通过以低于上一个ISE 版本的成本来提供相同的平均速度等级,这些新特性旨在进一步加强赛灵思面向高性能系统设计的解决方案,包括具有嵌入式处理、数字信号处理 (DSP) 和高级连接性协议等功能的设计。通过在 ISE 工具中使用高级物理综合功能,设计者可最大程度地提高性能吞吐率,加快上市时间,降低总开发成本。此外,诸如 ChipScope Pro 8.2i 片内调试 (in-silicon debug) 集成以及更为强大的局部重配置支持等特性进一步缩短了开发时间,降低了系统成本。
“我们一直在与设计者们合作以解决他们的关键挑战,如时序收敛、成本和系统设计复杂度等。ISE 8.2i 通过高级设计编译优化很好地解决了这些问题,提供了实质性的自动化 Fmax 提升和直观的新界面特性,”赛灵思公司设计软件部副总裁 Bruce Talley 说。“现在设计者可以有更大的把握来满足其最终产品的系统性能、功能性和成本目标。”
ISE Fmax 性能技术可将设计速度提升至最高超出竞争解决方案 70%
  新的 ISE Fmax 技术采用高效算法以改善物理综合与逻辑优化的结果,使 Virtex-4 FPGA 的性能优势比竞争器件可最多高出 70%。ISE Fmax 技术包括用于设计重定时、时序驱动包装与布局、性能评估与布局后逻辑优化的一整套功能。最新版本中包含的 ISE Xplorer 工具是一个易于使用的脚本,可帮助设计者评估和优化 Virtex-4 与 Spartan-3 FPGA 的性能,对于时序驱动设计可比以前版本平均提高 10% 的性能。ISE 8.2i 提供了一种性能评估模式,可对没有时序约束的设计提供 37% 的直接性能改善。
  ISE Fmax 技术与由 Synplicity 和 Mentor Graphics 提供的综合优化技术互为补充。综合优化技术与 ISE Fmax 技术的结合可使用户满足苛刻的时序目标。
  “新的 ISE 8.2i 软件与 Synplify Pro 综合技术产品的结合,为赛灵思 FPGA 设计者们提供了推进时序性能的优势,”Synplicity 公司 FPGA 产品营销主管 Jeff Garrison 说。“我们一直与赛灵思保持紧密合作,以确保我们的最新技术,如最近在我们的 Synplify Premier 产品中引入的基于图形的物理综合际醯龋芄挥?ISE 软件实现对接,从而为整个赛灵思 FPGA 产品线提供最快的时序收敛。”
  “Mentor Graphics的高级 Precision Synthesis 解决方案在赛灵思 ISE 8.2i 版中的紧密集成,为我们的共同客户同时提供了两种环境的最佳特性,” Mentor Graphics 公司设计创建与综合技术部总经理 Simon Bloch 说。“Precision Synthesis 中经过客户验证的设计分析技术,可实现自动/交互优化与用户控制之间的恰当平衡,现在可为ISE 8.2i 中业界领先的赛灵思Fmax 技术提供有力补充。”
业界唯一的局部重配置解决方案
  通过推出 8.2i 版本,赛灵思增加了一种新的方法,以增强其业界首个且唯一的局部重配置解决方案。局部重配置可降低系统成本、尺寸、器件数量及功耗,适用于众多的应用,如软件无线电 (SDR) 和高性能计算等。设计者现在可以在器件其余部分继续运行的同时将不同的硬件配置动态加载到 FPGA 的同一区域。这种实时可编程特性建立在现场可升级性和多引导方法的基础上。现场可升级性和多引导方法已经使许多赛灵思客户通过实时诊断提升了系统可靠性,降低了现场服务成本,并延长了市场中已有产品的使用寿命。
易用性提高了生产率
  ISE 8.2i 在性能评估模式中提供了快 37% 的按钮,可实现对无需约束的设计进行快速和轻松的评估。ISE 8.2i 还提供了对双核 CPU 工作站的支持,可实现更快的编译时间和在多个 CPU 核上的设计作业并行处理。业界最全面的功耗分析解决方案 Xpower、WebPower Tools 8.2i 中改进的 Web 分析功能以及新的功耗优化布线技术都进一步加强了这些能力。ISE 8.2i Project Navigator(项目浏览器)和集成的 ISE Simulator(仿真器)工具在所有平台上提供了全新直观的 Windows XPTM 外观和感受,使 ISE 8.2i 比以前任何时候都更容易学习和使用。
ChipScope Pro 8.2i
  ChipScope Pro 8.2i 的发布提供了业界最完善和易用的调试解决方案,最快可超出仿真50 倍。ChipScope Pro 内核资源估计器可让用户发掘片上调试与验证功能选项,如触发宽度、采样深度,以及高级功能如触发排序和存储资格审查等,以决定片上可视性与 FPGA 资源分配之间的最佳平衡。
更多资料请访问:
http://www.xilinx-china.com/products/desig...ndex.htm
注:虽然介绍这么多,但说实话,我一点都不知道这东东是乾什么的...
我学习的领域与这个完全无关,所以我只负责NFO文件的更新。

代码

膊膊膊膊膊膊膊膊脖膊脖膊膊膊膊膊膊膊膊膊膊膊脖膊膊膊膊膊膊辈膊脖膊膊膊膊辈膊辈?
膊膊膊膊辈膊北?脖北北? 膊脖 北辈膊膊?? 膊北辈膊 ? ? 膊北膊舶 膊 北脖辈?
膊膊膊北鞍膊? 北 鞍 ?北膊舶 ? 北? 北? ? ? ?辈辈
膊膊脖? 膊? ? ? 膊? ? ? ? ? 膊
膊膊? ? ? ? 圹 捋 氨 ?
膊膊 圯 苒 苘苘? 败 圹 苒圯 ?
安舶 圹 圹 懿圹圹圹圮 鄄圮苘 圹 苒圻 ?
安 薏? 圹? 臂圹圹圹圹圮 辈圹圹圮? 臂? 苘苘圹圹 ? ? 氨
苘苘 臂 捋? 槽圻?苘 哌圹? 哌哌咣圹圹圹圹圹哌哌 ? ?
鼙槽圹圮 佰? 圹 圹?苒圹圹圮 咣 苘苘? 卟? 苘苘 鼙? 苘
鄄圹哌咣圹 圹? 捋?槽?苒? 苘咣? ?槽? 咣? 槽 ?苒辈圹圹 懿圹圹?鼙圹?
捋圹 哌圯 圹?圹 苒 苒圹?圹 ? 哕 槽? 圹 哌咣鄄 捋圻 咣捋?咣
捋郯 圹? 圹坜圹 圹 捋圹臂??? 苒圹圮??圹?策 圻 苻?哕
咣圮 圹圮 佰圹捋 圹 捋圮圹???圮安膊掭膊脖北北北北北鞍鞍鞍鞍鞍鞍鞍鞍鞍
咣圹? 圹圹圹圹圹捋?圹?咣圹圻 ?圮 咣圹圻?圯圹?哕 哌 ? 捋圻? 苘 哕
咣圹圮 咣? 咣圹捋? 圹? 哌 苒 圹? 圹 圹? 圹? 苒坜圹 咣?捋?苒?
咣圹坜? 捋圹 圹? 咣圮苘圻 茌 圹圮 苒? 圹圹 圹圹圹? 圹? 圹苓圹圹?
曹 捋圹坜 捋圹?圹圹 哌哌 苒 哌圹圹圻 圹圹? 咣圹? 圹? 圹?哌
圹? 苒圹圹蒈苘 圹圹 圹圹圹苘苘苒?苘苘苘苘苘苘苘 圹圹?苘苘苘苘??苘 圹 苘?
?圹圹圹圹圹 圹圯圹圹?咣圹圹圹圹?苒圹圹圹圻咣哌? 圹圹葸哌哌 ? 边
谀窟圹圹圻? 咣圻 哌哌? 圹圹 ? (",)^CiP 氨
滥拍哪哪哪哪哪哪哪哪哪哪哪哪哪哪哪哪哪哪 哪哪 哪哪 ? 哌??哪 ?
哪?S H O O T E R S P R E S E N T S 鞍鞍鞍鞍鞍鞍鞍鞍鞍鞍鞍鞍鞍鞍鞍鞍鞍鞍鞍鞍?
滥哪哪哪哪哪哪哪哪哪哪哪哪哪哪哪哪哪哪哪哪哪哪哪哪哪哪哪哪哪哪哪 哪? 哪 哪?
? Xilinx.ISE.v8.2i.DVD
苘?苘 ? ?苘苘? 苘 ? ?苘 苘? 苘苘苘苘苘苘苘苘苘 苘圹圹?
鞍鞍鞍鞍鞍鞍鞍鞍鞍鞍鞍鞍鞍鞍鞍鞍鞍鞍鞍鞍鞍氨氨卑北北北北北北脖膊膊膊膊 掭膊舶苒
哌哌哌哌? ? 哌 ?哌 哌哌哌哌哌哌哌哌哌哌 哌圹圹?
苘苘苘苘苘苘苘苘苘苘苘苘苘苘苘苘苘苘苘苘苘苘苘苘苘苘苘苘苘苘苘苘苘苘苘苘苘苘苘?
弑苘 避 避?避 ? 避?避? 1001010010100010010010101001000100100100110101?
捋 ?圮??????? ?? ??0100010101001000101010011101001010011010101100?
圻?坜?圮坜圮?圮圮捋苘 ? 1110101010100010001010101010100010001110101011?
圻?哌?? 哌哌哌哌哌哌哌哌哌哌哌哌哌哌哌哌哌哌哌哌哌哌哌哌哌咣

The industry's most complete programmable logic design solution for optimal
performance, power management, cost reduction, and productivity. ISE
Foundation offers support for all Xilinx leading FPGAs and CPLDs, including
all Virtex-4 multi-platform FPGAs.
ISE Foundation?integrates everything you need in a complete logic design
environment for all leading Xilinx FPGA and CPLD products. Easy-to-use,
built-in tools and wizards also make I/O assignment, power analysis, timing-
driven design closure, and HDL simulation quick and intuitive. With Xilinx
Fmax Technology, ISE Foundation delivers up to 70% faster logic performance
advantage versus any competing FPGA offering. Timing closure comes quickly
on even your highest-density designs with ISE Foundation
More info under http://www.xilinx.com/ise
苘苘苘苘苘苘苘苘苘苘苘苘苘苘苘苘苘苘苘苘苘苘苘苘苘苘苘苘苘苘苘苘苘苘苘苘苘苘苘?
避 避?? 避?避?避?避? 避? 避?避? 避?避?101001010001001010010100?
圮?圮 ? 圮 苒 哕 圮 ??? ?? ??圮 哕 010010101001001010101001?
坜?圮?圮坜圮苻圮?苘坜圮? 捋 圮捋苒 ? 捋苘 苘?111001001001010101010101?
圻?? ? ? 哌? ? 哌哌哌哌哌哌哌哌哌哌哌哌?

Look into the SHooTERS Dir !!!!
### ENJOY ANOTHER FiNE RELEASE BROUGHT TO YOU BY TEAM SHOOTERS ###
? ?
哌哌哌哌哌哌哌哌哌哌哌哌哌哌哌哌哌哌哌哌哌哌哌哌哌哌哌哌哌哌哌哌哌哌哌哌哌哌哌?
策哌哌哌哌哌唼哕?URL:
苒圹圮?苘苘苘苘苘苘苘苘苘苘苘苘苘苘苘? 苘苘?? ?
圮安膊掭 膊膊膊膊辈北辈舶安曹鄄佰圹圹圹圹脖鞍鞍鞍鞍鞍鞍鞍鞍鞍鞍鞍鞍鞍鞍鞍鞍鞍鞍
斑圹圹哌鞍哌哌哌哌哌槽圹郾鞍佰圹圹圹圹圹郯辈 哌 哌哌哌哌哌 ? ?
鞍鞍鞍鞍鞍斑鞍败甙膊圹圹郯鞍鞍佰圹圹圹郯鞍鞍?哌哌哌哌哌哌哌哌哌哌哌哌哌哌哌哌?
鞍鞍鞍 鞍馨鞍甙败圹圹圹圹鞍鞍鞍鞍鞍鞍鞍鞍鞍佰? 避?避?避?避?避?避?避? ?
鞍鞍鞍鞍鞍?鞍苒圹圹圹圹北鞍鞍鞍鞍鞍鞍鞍鞍圹圹? ?????? ??苒 ?? ???
鞍鞍鞍鞍鞍鞍苒圹圹圹圹圹氨臂圹圹圹鞍鞍鞍圹圹圹圮捋苘捋苒 ?圮 ?捋苒捋苘 ? ?
鞍鞍鞍鞍鞍佰圹圹圹圹圹鄄圹圹圹圹圹圹圹圹圹圹圹圹 苘苘苘苘苘苘苘苘苘苘苘苘苘苘?
鞍鞍鞍鞍鞍圹圹圹圹圹圹臂圹圹圹圹圹圹圹圹圹圹圹圹 哌哌哌荥唼唼膊膊膊北北氨鞍鞍
鞍鞍鞍鞍佰圹圹圹圹圹圹圹圹圹圹圹圹圹圹圹圹圹圹圹?哌哌 苘圹圹圮斑 哌哌哌哌哌哌
鞍鞍鞍鞍圹圹圹圹圹圹圹圹圹圹圹圹圹圹圹圹圹圹圹圹郯鞍?北槽圹圹圹郯鞍鞍鞍鞍鞍鞍?
鞍鞍鞍鞍圹圹圹圹圹圹圹圹圹圹圹圹圹圹圹圹圹圹圹圹圹败哌弑佰圹圹圹圹鞍鞍鞍鞍鞍鞍?
鞍鞍鞍鞍圹圹圹圹圹圹圹圹圹圹圹圹圹圹圹圹圹郾 哌圹鄄北卑佰圹圹圹圹圹鞍鞍鞍鞍鞍安
鞍鞍鞍败槽圹圹圹圹圹圹圹圹圹圹圹圹圹圹圹圹圮馨鞍圹郯氨卑圹圹圹圹圹郯鞍鞍鞍鞍鞍?
鞍鞍鞍圹圹圹圹圹圹圹圹圹圹圹圹圹圹圹圹圹圹圹圹圹圹圹鞍佰圹圹圹圹圹鞍鞍鞍鞍鞍鞍?
鞍鞍氨圹槽圹圹圹圹圹圹圹圹圹圹圹圹圹圹圹圹北北北北北北北圹圹圹郾郯鞍鞍鞍鞍鞍鞍?
败鼙北臂槽圹圹圹圹圹圹圹圹圹圹圹圹圹郾北北北北北北北北鞍鞍鞍圹圹鞍鞍鞍鞍鞍鞍鞍?
圹北臂圹槽圹圹圹圹圹圹圹圹圹圹圹圹圹圹圹圹圹圹圹圹圹圹圹圹圹哌鞍鞍鞍鞍鞍鞍鞍鞍?
圹圹圹圹槽圹圹圹圹圹圹圹圹圹圹圹圹圹圹圹圹圹圹圹圹圹圹圹卑鞍鞍鞍鞍鞍鞍鞍鞍鞍鞍?
圹圹圹圹槽圹圹圹圹圹圹圹圹圹圹圹圹圹郯鞍鞍鞍鞍鞍佰圹圹
圹圹圹圹圹圹圹圹圹圹圹圹圹圹郯鞍鞍鞍鞍鞍鞍鞍鞍鞍鞍圹郯 SHOOTERS iS LOOKiNG FOR:
圹圹圹圹圹圹圹圹圹圹圹圹郯鞍鞍鞍鞍鞍鞍鞍鞍鞍鞍鞍鞍佰圹
圹圹圹圹圹圹圹圹圹圹圹圹鞍鞍鞍鞍鞍鞍鞍鞍鞍鞍鞍鞍鞍佰圹 ?HARD WORKiNG CRACKERS?
圹圹圹圹圹圹圹圹圹圹圹郯鞍鞍鞍鞍鞍鞍鞍圹郯郯鞍鞍北圹圹 ?UNRELEASED SOFTWARE ?
圹圹圹圹圹圹圹圹圹圹郯鞍鞍鞍鞍圹圹圹圹圹圹郾鞍佰圹圹圹 ? ?
圹圹圹圹圹圹圹圹圹圹鞍鞍鞍鞍圹郯鞍鞍安膊圹郯鞍圹圹圹郾 苘苘苘苘苘苘苘苘苘苘苘苘
圹圹圹圹圹圹圹圹圹圹卑鞍鞍佰鞍鞍鞍佰圹圹鄄鞍鞍圹槽臂?唼哕[email protected]
圹圹圹圹圹圹圹圹圹圹郯鞍鞍鞍鞍鞍圹郯槽槽郯鞍鞍鞍圹佰?哌哌哌哌哌哌哌哌哌哌哌哌?
圹圹圹圹圹郾圹圹圹圹郯鞍鞍鞍鞍鞍鞍鞍佰郯鞍鞍鞍鞍鞍佰?哌哌哌哌哌哌哌哌哌哌哌哌?
圹圹圹圹圹臂圹郾圹圹郯鞍鞍鞍鞍鞍鞍鞍鞍鞍鞍鞍鞍鞍鞍鞍鄄 避?避 避?避?避?避?
圹圹圹圹圹臂氨臂圹圹郾鞍鞍鞍鞍鞍鞍鞍鞍鞍鞍鞍鞍鞍鞍鞍安 佰苘 圮?圮 圮 ??苓
圹圹圹圹圹圹鞍鞍圹圹圹鞍鞍鞍鞍鞍鞍鞍鞍鞍鞍鞍鞍鞍舶鞍佰 捋苒 ?坜圮?圮? ?捋苘
佰圹圹圹圹圹鞍鞍佰圹圹卑鞍鞍鞍鞍鞍鞍鞍鞍鞍鞍鞍鞍佰鞍佰荥唼??苘苘苘苘 ?苘苘
鞍鞍膊膊膊圹卑鞍鞍佰圹郯臂鞍鞍鞍鞍鞍鞍鞍鞍鞍安圹圹舶佰 ? ?
鞍鞍鞍鞍鞍圹郯鞍鞍佰圹圹圹郯鞍鞍鞍鞍鞍鞍鞍鞍鞍佰圹郯佰 ? ODT ?ACME ?CORE ?
鞍鞍鞍鞍鞍圹圹郯鞍佰圹圹圹郾鞍鞍鞍鞍鞍鞍鞍鞍鞍鞍佰圹鄄 ? RESET ?Nitrous ?
鞍鞍鞍鞍鞍圹圹圹郾鞍鄄卑氨鄄鞍鞍鞍鞍鞍鞍鞍鞍鞍鞍氨圹鄄 ? ?
鞍鞍鞍鞍鞍圹圹郾鞍鞍郯鞍鞍鞍卑鞍鞍鞍鞍鞍鞍鞍安圹圹圹脖 哌哌哌哌哌哌哌哌哌哌哌哌
鞍鞍鞍鞍鞍圹圹圹鞍鞍槽鞍鞍鞍鞍鞍鞍鞍鞍鞍鞍佰圹圹圹圹? 避?避?避?炳?炳?AND
鞍鞍鞍鞍鞍圹圹圹郯鞍佰卑鞍鞍鞍鞍鞍鞍鞍鞍鞍膊膊鞍安槽鄄 苒 哕 ?? ? ? NFO
鞍鞍鞍鞍鞍佰圹圹圹卑鞍圹鞍鞍鞍鞍鞍鞍鞍鞍败哌圹圹圹圹鄄 佰苒 苘坜圮? ? ? ART
鞍鞍鞍鞍鞍佰圹圹圹圹郯佰郯鞍鞍鞍鞍鞍鞍鞍鞍鞍鞍鞍圹圹?荥唼苘苘苘?苒?苒?苘?
鞍鞍鞍鞍鞍圹臂圹圹圹北圹圹鞍鞍鞍鞍鞍鞍鞍鞍鞍鞍鞍氨圹 ? ?
鞍鞍鞍鞍佰郾卑圹圹圹郾北圹圹鞍鞍鞍鞍鞍鞍鞍鞍鞍鞍鞍圹? ? DONE BY (",)^CiP 舶?
鞍鞍鞍鞍圹北鞍鞍圹圹圹郾北圹圹圹鞍鞍鞍鞍鞍鞍鞍鞍鞍圹? ? 安舶
鞍鞍鞍佰郾卑鞍鞍鞍圹圹圹圹北臂圹圹圹鄄鞍鞍鞍鞍鞍佰北? ? 膊膊
舶氨鞍圹北鞍鞍鞍鞍鞍圹圹圹圹郾北臂圹圹圹鞍鞍佰圹圹北 ? 辈膊?
膊鞍佰北卑鞍鞍鞍卑鞍鞍圹圹圹圹郾郾北臂郯膊圹圹北北卑 ?? 安? 北膊膊?
脖脖郾卑舶鞍鞍鞍北鞍鞍鞍佰圹圹氨臂圹鄄圹安膊北鄄圹鞍? ?北 辈舶氨辈膊膊?
膊北脖卑膊鞍膊脖辈舶安鞍鞍卑膊脖北膊圹槽膊膊膊北臂辈膊鞍北北北?氨辈膊辈膊膊膊?
膊辈膊辈膊膊膊脖膊膊辈膊膊膊膊膊脖膊膊膊膊膊膊膊膊膊膊膊脖膊脖膊膊膊膊膊膊膊膊?

《可编程逻辑设计》(Xilinx ISE)V8.2i下载

《可编程逻辑设计》(Xilinx ISE)V8.2i评论

详情

  • 名称:《可编程逻辑设计》(Xilinx ISE)V8.2i
  • 更新日期:2016-11-30 12:22:45
  • 资源大小:1.87 GB
  • 授权形式:免费